FPGA기반의 최소 저전력 SERDES

저전력 동작은 시스템 전체의 원가 절감과 디자인의 복잡성을 줄이면서 당신이 요구하는 온도 규정과 신뢰성을 높이는데 기여합니다.

LatticeECP비해, LatticeECP2M디바이스는 평균적으로 50%이하로 정적전력 소모를 제공합니다. 그림1에서 보시는것과 같이, 25°C 정션 온도에서 최고로 밀도가 큰 95K LUT의 LatticECP2M디바이스 인 ECP2M-100은 0.35W 이하의 전력 소비를 보실 수 있습니다.

전력에관한 잇점은 소프트웨어적인 전력관리 최적화 기술뿐만아니라 다양한 과정을 이용함으로써 얻을 수 있습니다. 이것에는 성능에 있어서 큰 문제가 되지않는 부분의 리퀴지 전류를 줄이기위해 여러 개의 스래스홀드 트랜지스터와 다양한 채널 길이의 트랜지스터를 이용하는것들이 포함되어 있고, 전력소모를 최소화 하기 위해 소프웨어적으로 향상된 라우팅과 알고리즘을 적용하고 있습니다.

그림1: LatticeECP2M 디바이스의 전형적인 정적 전력 소비

그림2는 LatticeECP2M 과 경쟁사의 FPGA의 전형적인 전력 소비를 보여주고 있습니다. LatticeECP2M 디바이스는 경쟁사의 FPGA 디바이스보다 65% 저저력 소비를 보여주고 있습니다.

그림2: LatticeECP2M 대 경쟁사 FPGA의 정적 전력 소비

전력 소비 평가와 분석 툴

래티스는 FPGA 디자인 툴안에 ispLEVER 전력계산기를 이용하여 다양한 동작 환경에서의 전력 소비를 평가하는데 도움을 줍니다. 전력 계산기는 당신이 적용하는 디바이스의 패키지, 동작 조건 그리고 리소스 사용율을 이용하여 전력 소비 계산을 할 수 있는 스프레드 쉬트 기반의 분석툴로 되어있습니다.

• LatticeECP2M 을 위한 ispLEVER 전력 계산기
• LatticeECP2M 디바이스를 위한 전력 평가 및 관리를 위한 기술 노트