MACO: On-Chip Structured ASIC 블럭

LatticeSCM 제품군은 다양한 고밀도, 고속기능들이 집적화 된 프로그래머블한 구조임베디드 ASIC블록으로인하여 많은 융통성이 결합된 제품이다. LatticeSC FPGA의 레이아웃은 프로그래머블 I/O(PIC)로 둘러싸여진 규칙적이고 동일한 프로그래머블 로직 셀(PFU)의 어레이 구조형태이다. 디바이스의 상위부분은 고속의 직렬 데이터 전송 관리를 위한 여러 목적의 임베디드 피지컬 코딩 레이어(PCS)에 연결된 임베디드 SERDES 채널이 위치하고 있다. 임베디드 블록램(EBR)은 PFU와의 효과적인 연결성을 위해 어레이에 걸쳐져 줄무늬형태로 연결될 수 있다. 특정 컨피규레션이 가능한 내부 연결 블록(CIB)은 블록램으로부터 혹은 블록램으로의 라우팅을 위해 전용의 자원을 가지고 있다. 각각의 EBR 가로줄은 (아래의 그림을 보시오) 래티스가 FPGA상에 집적화함으로써 소비되는 전원과 자원을 최소화 할 수 있는 "스트럭쳐 ASIC"을 이용할 수 있도록 미리 설계해 놓은 고성능 IP실리콘 영역이다. 우리는 이러한 개념으로 볼 때, 이것을 가격에 최적화된 마스크화 된 어레이(MACO)이라고 부른다.

LatticeSCM 제품군은 설계자가 FPGA어레이 부분과 SERDES기술 부분이 결합시키고자 할 때 이러한 임베디드 IP 블록들에 접근할 수 있도록 하고, 그것들은 오늘날 최상의 고성능 프로그래머블한 블랫폼을 제공하고 있다.

MACO블록의 중심부는 50,000 ASIC 게이트로 구성되어 있다. 셀 라이브러리는 후지츠 CS100A 90nm CMOS 기술 공정으로 인해 그 신뢰성을 높였으며, 속도, 전력 소비와 영역은 최적화 되었다.

MACO의 장점들

MACO는 소비자에게 다양한 장점을 제공한다: 속도, 밀도 그리고 저전력 소모.

향상된 성능 대 FPGA 게이트: MACO는 놀라울 정도로 디자인 성능을 높였다. MACO는 스트럭쳐 ASIC과 같은 90nm 셀 기반이기 때문에 디자인을 위한 적은 노력만으로도 700MHz이상의 성능을 보여준다. 풍부한 연결성은 각각의 MACO가 LatticeSC I/O, 임베디드 램블럭과 프로그래머블한 FPGA 패브릭으로 연결할 수 있도록 한다.
증가된 디바이스 밀도: : MACO는 작은 실리콘 영역에 5000개 분량의 LUT로 구성되어 있다 (거의 10x 수준). 디바이스에 여러 개의 MACO블록이 있다는 것은 디바이스의 밀도를 올리는데 중요한 역할을 한다. MACO는업계표준의 IP코어를 위해 이상적이기 때문에, LUT 기반의 실리콘에 가치있는 디자인 특성을 추가 할 수 있도록 한다.
감소된 전력 소비: MACO는 90nm 셀 기반 기술에 있어서, LUT를 기초로 한 구조를 위해 미리 정해둔 IP를 구현함으로써 전원 소비를 아낄 수 있다. MACO블록은 700MHz 성능에서도 사이트당 200mW를 초과하지 않을 것이다. 이러한 형태의 전원 소비는 비슷한 클럭 레이트에서 동작하는 90nm LUT구조에서는 만족 할 수 없다. 전형적으로 MACO에 구현되는 디자인은 비슷한 FPGA디자인과 비교할 때 전원 소비가 1/2정도이다.

더 읽어보기: MACO기술의 잇점

LatticeSCM 제품군

각LatticeSC 디바이스상의 MACO블록을 보면, LatticeSCM디바이스는 산업 표준 인터페이스들을 미리 설계된 IP기반으로 제공될 것이다. LatticeSM디바이스는 메모리 콘트롤러, 저속 CDT과 PCI Express 링크 트리이닝과 상태 머신 블록들이 포함될 것이다. 오른쪽 그림은 LatticeSCM제품군을 위한 MACO블럭 레이아웃을 설명하고 있다.

LatticeSCM의 MACO에서 이용될 수 있는 미리 설계된 IP는 아래와 같다.

임베디드 메모리 콘트롤러

높은 밴드위드스 FPGA 시스템 온 칩 디자인들은 일반적으로 커다란 패킷 버퍼링을 위해서 외부에 SDRAM과 SRAM을 연결한다. LatticeSCM 디바이스는 많은 통신 시스템에 적용되는 주요 고속 메모리(DDR I/II SDRM과 QDR I/II SRAM) 를 지원하는 콘트롤러를, MACO기술을 이용하여 미리 설계된 고속의 메모리 콘트롤러를 제공하고 있다. 더 읽어 보기

SPI4.2 코어

시스템 패킷 인터페이스, Level 4, Phase 2(SPI4.2)는 10Gbps 밴드위드스 어플리케이션을 위한 피지컬 레이어(PHY)디바이스와 링크 레이어 디바이스의 연결을 위해 옵티컬 인터넷워킹 포럼(OIF)에서 권고하는 인터페이스이다. LatticeSCM 디바이스는 업계 최고 성능과 초절전 SPI4.2를 구현하여 소비자에게 제공하는데, 이는 MACO를 이용하여 미리 설계된 SPI4.2코어 형태로 제공하고 있다. 더 읽어 보기

PCI Express 해결 방안

LatticeSCM PCI Express 해결 방안은 업계 선두 임베디드 프로그래머블 PCI Express 방안이다. 래티스는 소비자가 완벽한 x4 PCI Express 엔드포인트를 위해 최소로 작은 전력 소비의 FPGA 에 집적화하여 제공되고 있습니다. 더 읽어 보기

Ethernet 지원

LatticeSCM은 다양한 표준안을 위해 레이어 2(데이터 링크 레이어 혹은 MAC)의 기능들을 구현할 수 있는 유연한 패킷과 파서를 제공한다. MACO에 구현된 FlexMAC기능들은 피지컬 코딩 서브레이어(PCS)에서 레이어 1(피지컬 레이어)의 다양한 프로토콜 기능들과 LatticeSC SERDES들로 구현된다. 더 읽어 보기

저속 CDR 지원

LatticeSCM LSCDR (저속 클럭과 데이터 복구) MACO 코어는 낮은 속도의 직렬 통신 시스템을 위해 적은 전력 클럭과 데이터 복구(CDR)블록으로 집적화 되어 있다. 클럭과 데이터 복구회로(CDR)는 입력되는 데이터에 동기화된 클럭과 최적으로 샘플링된 데이터 비트 스트림을 생산하기 위해 변조된 이진 신호 처리를 하는 디지털 베이스 밴드 회로이다. 더 읽어 보기