LatticeSCM 메모리 콘트롤러

메모리 디바이스들은 오늘날 시스템에서 도처에 널려있다. 시스템의 밴드위드스가 지속적으로 증가함에 따라, 메모리 기술은 고속화와 성능을 위해 최적화 되어왔다. 현재 메모리 인터페이스는 종종 라인카드과 스위치카드의 요구에 맞는 처리를 얻기 위해 200MHz이상의 클럭 스피드를 요구하고 있다. 이러한 결과로서, 차세대 메모리를 위한 디자인 도전이 지속적으로 증가되고 있다.

FPGA와 같은 프로그래머블 로직 디바이스에서 고속, 효율적인 메모리 인터페이스는 항 디자이너에게 있어서 도전거리가 되고 있습니다. 래티스 반도체는 고객이 고속, 고성능 FPGA제품군인 LatticeSCM 제품군에서 고속의 메모리 인터페이스를 구현할 수 있는 방안을 완벽하게 제공합니다. LatticeSCM제품군은 차세대 고속, 고성능 DDR SDRAM, QDR SRAM과 RLDRAM메모리 디바이스에와 인터페이스 할 수 있도록 완전한 임베디드 고속 메모리 콘트롤러를 집적화하고 있습니다. 이러한 고속 메모리 콘트롤러는 ASIC(MACO)기술을 이용하여 집적화되었습니다. 두개까지의 독립적인 메모리 콘트롤러는 LatticeSCM제품군에서 이용가능 합니다. 고속의 I/O구조, 클럭 관리 자원과 고속의 FPGA 페브릭으로 구현되어 있는 임베디드 메모리 콘트롤러는 차세대 메모리를 위해 적시적소에 시장에 맞도록 하여 디자인의 위험을 감소시킨다는 점이 중요합니다. 완벽하게 테스트된 콘트롤러의 모든 특징들은 고객이 고속의 메모리 디자인을 위해 최소의 위험과 최적의 시장상황에 맞는 해결방안으로 제공하고 있습니다.

LatticeSCM MACO 메모리 콘트롤러 블록

LatticeSCM DDR I/II 메모리 콘트롤러:

• 산업계 표준의 DDR I/DDR II SDRAM 인터페이스
• SDRAM 8-72 Bits폭의 데이터 패스 지원
• 다른 메모리 디바이스를 위한 다양한 어드레스 범위
• 4 혹은 8 버스트 길이
• 포스트된 CAS 기능
• 프로그래머블한 3 CAS 래이턴시 혹은 그 이상
• ACTIVE 명령을 최소화 할 수 있는 지능적인 뱅크 관리
• 처리량을 최대화 할 수 있는 파이프라인 명령
• 200 MHz(400 Mbps)주파수대의 DDR I SDRAM
• 333 MHz(667 Mbps) 주파수대의 DDR II
• 데이터 마스킹 신호를 통한 바이트 수준의 쓰기
• ODT 신호 생성
• DDR II를 위한, 특별한 모드를 포함한 온칩 터미네이션 이용
• 쓰기할 동안 true와 complementary DQS 지원.
  

LatticeSCM QDR I/II 메모리 콘트롤러:

• 산업계 표준의QDR I/II SRAM 인터페이스
• 다양한 사이즈의 메모리 디바이스의 어드레싱을 할 수 있는 데이터와 어드레스 구현
• 프로그래머블 버스트 사이즈 지원
• QDR II 메모리가 요구하는 읽기와 쓰기 접근의 인터리빙 지원
• 현재 FPSC 디바이스상에서 콘트롤러 성능 검증 device: ORSPI4
• 300 MHz (600 Mbps)까지의 클럭 주파수 지원.
  

LatticeSCM RLDRM I/II 메모리 컨트롤러:

• 각각RLDRAM I 과 II 메모리 디바이스를 지원
• 각각 CIO와 SIO RLDRAM II 디바이스 지원
• 프로그래머블한 2, 4 혹은 8의 버스트 길이
• 두개 캐스캐이딩된 혹은, 그 이상의 RLDRAM디바이스 구동을 위한 칩 셀렉션 지원
• 프로그래머블한 리프래쉬 카운터
• 최대 데이터 밴드위드스를 위한 사이클 뱅크 액세스
• 사용자 인터페이스상에서의 명령 지원: READ, WRITE, Mode Register Set (MRS)
• 최대 처리를 위한 파이프라인 명령
• RLDRAM-I을 위한 16과 32비트와 RLDRAM-II CIO를 위한 9,16과 32비트와 RLDRAM-II SOI를 위한 9와 18비트 데이터 패스 범위를 지원
• 데이터 마스크 비트 지원
• RLDRAM-I 을 위한 300MHz(600MHz)와 RLDRAM -II 메모리를 위한400 MHz (800 Mbps) 지원