LatticeSCM SPI4.2 코어

SPI4.2 (시스템 패킷 인터페이스, 레벨 4, Phase 2)는 OIF(Optical Internetworking Forum)에서 추천하는 10 Gb/s 어그리게이션 밴드 어플리케이션의 물리(PHY)레이어 디바이스와 링크레이어 디바이스간의 인터페이스입니다. SPI-4는 10 Gb/s 이더넷 어플리케이션 뿐만 아니라 OC-192 ATM 과 POS(Packet over SONET/SDH) 어그리게이션 밴드 어플리케이션 에서도 물리(PHY) 레이어 디바이스와 링크 레이어 디바이스간의 패킷과 셀 전송 인터페이스를 정의합니다.

SPI-4 는 아래와 같은 일반적인 특징을 지니고 있습니다:

• 포인트-투-포인트 커넥션 (예를 들어 하나의 물리 레이어 디바이스와 링크 레이어 디바이스간의 연결)
• 256개의 포트를 지원 (SONET/SDH어플리케이션에서 STS-1의 정합(192 포트 소요)과 이더넷 어플리케이션에서 Fast이더넷 정합(100포트 소요)에 적합함)
• 16비트의 전송/수신 데이터 폭
• 인밴드 포트 어드레스, 스타트/엔드 오브 패킷 인디케이션, 에러 콘트롤 코드 포함
• 최소 라인속도은 622 Mb/s. 소스-싱크로너스 더블-에지 클러킹시에는 311 MHz가 최소 클럭임
• LVTTL I/O 나 LVDS I/O를 이용하여 전송/수신 FIFO Status 인터페이스 구현
• LVTTL I/O 이용시에 최대 1/4의 데이터 클럭 속도, LVDS I/O이용시에는 더블-에지 클러킹 이용
• 2비트 병렬 FIFO status 인디케이션
• 인밴드 Start-of-FIFO Status 시그날
• 소스-싱크로너스 클러킹
  

EOP로 종료되는 전송은 제외하고 데이터는 정하여진 최대속도로 버스트 전송이 가능합니다. 전송에 관련되는 정보는(포트 어드레스, 스타트/엔드 오브 패킷, 에러 콘트롤 코드)는 16비트의 콘트롤 워드 형태로 보내집니다.

LatticeSCM SPI4.2 코어 특징 :

• OIF-SPI4-02.0 스펙 완벽 준수
• LatticeSCM제품군 디바이스에 최대 2개의 독립적인 SPI4.2코어 내장
• 최대 256개의 로지컬 포트 지원
• 전송/수신 데이터 경로
  • 16비트 폭, 인밴드 포트 어드레스, SOP, EOP인디케이션, 에러 콘트롤
  • LVDS I/O (IEEE 1596.3 - 1966, ANSI/TIA/EIA-644-1995)
  • 최소 311MHz클럭으로 소스 싱크로너스 더블에지 클러킹
• 정적 및 동적 얼라인먼트 모드
  
  • SC 입출력 포트에 있는 AIL로직을 이용하여 최대 1 Gbps의 동적 페이즈 얼라인먼트
  • 최대 700 MHz의 정적 얼라인먼트
  • 10G트래픽을 처리하기 위한 추가적인 Quarter Rate 모드
• 전송/수신 FIFO Status
  
  • 2비트 병렬 FIFO status 인디케이션, 인밴드 Start of FIFO status
  • LVTTL I/O 또는 LVDS I/O (IEEE 1596.3)
  • 소스 싱크로너스 클러킹
• NPU에 필요한 프로그래머블 버스트 모드 지원
• MACO테크놀로지를 이용하여 하드웨어 코어를 미리 내장하여 전력, FPGA 자원, 디자인 시간을 절감.