PURESPEED I/O 기술

래티스 FPGA의 특징중의 하나인 PURESPEED I/O 기술은 강력하고 끊김이 없는 병렬 소스 동기 입출력 상태를 지원하는 고정 입출력 로직을 가진 매우 훌륭한 버퍼를 제공한다. 이 기술로 인해 업계에서 가장 빠른 2Gbps 의 디프런셜 입출력의 속도를 제공한다. PURESPEED I/O 기술은 다음과 같이 이루어진다:

높은 유연성, 내부에 만들어진 시프트 레지스트와 DDR/SDR Mux/Demux 로직
아주 많은 단계(144단계)의 프로그램이 가능한 입력 지연 블록(INDEL)은 Adaptive Input Logic (AIL)을 통해서 동적으로 소스 동기 신호를 각각의 비트 단위로 정렬하며 이는 업계에서 가장 앞선 성능을 가진다.
고정되어 있는 클럭 분주 회로(2분주 와 4분주 가능)
다음의 업계 시스템 표준을 제공한다:
- 2Gbps 속도의 일반적인 DDR
- 1Gbps 속도의 일반적인 SDR
- 800Mbps의 DDR/QDR 메모리 인터페이스
강력한 PURESPEED I/O 버퍼 제공:
- LVCMOS 3.3/2.5/1.8/1.5/1.2, LVTTL
- SSTL 3/2/18 I, II; HSTL 18/15 I, II
- PCI, PCI-X
- LVDS, Bus-LVDS, MLVDS, LVPECL, RSDS, Hypertransport
프로그래밍이 가능한 소자 내의 터미네이션

상세 설명: 2Gbps의 속도를 각각의 병렬 입출력에서 만드는 구성 방법

입출력 레지스트 블록s

고정되어 있는 시프트 레지스트와 Mux/Demux 회로 DDR과 SDR 입출력 회로는 끊김이 없이 PVT 에 보상하면서 전송하여 고속의 입출력에서 FPGA 중추 클럭 도메인까지 고속의 전송을 가능케 한다. 이러한 작업은 고정되어 있는 2분주 또는 4분주의 클럭 분주기와 결합하면서 이루어지므로 FPGA 내에 있는 PLL 을 전혀 소비하지 않으며 구성할 수 있다.

시간 적응 입력 로직(AIL)을 가진 입력 지연 블록(INDEL)

총 144 단계의 입력 지연 블록인 INDEL 블록은 각각의 데이터 라인을 사용자가 지정한 충분한 셋업 타임과 홀드 타임을 가질 수 있게 데이터 경로를 지연시킬 수 있게 한다. 각 비트 별로 자동적이며 동적으로 시간 적응을 할 수 있게 하는 시간 적응 입력 로직인 AIL 블록은 사용자가 지정한 클럭 마진을 보장하면서 프로세스, 전압 과 온도 변화에 부합시킨다. 이러한 능력은 고속의 인터페이스 다지인을 간략하게 만들며 PVT에 부합하는 고속의 인터페이스를 가능하게 한다.

입력 지연 블록인 INDEL 블록은 버스 기반 정렬을 위해 DLL블록과 직접적으로 연결되어 사용할 수 있다

PURESPEED I/O 버퍼

프로그래머블 입출력 버퍼는 각각의 입출력 뱅크 별로 주위에 정렬되어 있으며 PURESPEED 입출력 버퍼는 사용자가 LVCMOS, SSTL, HSTL, LVDS and LVPECL 등을 포함한 현재 쓰이고 있는 다양한 표준을 구성할 수 있게 한다. 또한 소자내의 프로그래밍이 가능한 터미네이션 방식은 입력과 출력 양단에 모두 적용되며 이러한 버퍼의 사용영역을 최대한 확장할 수 있는 장점을 가진다.

제공하는 입출력 표준

LatticeSC 제품의 sysIO 버퍼는 싱글 과 디프런셜의 표준을 모두 제공한다. 싱글 표준은 LVCMOS와 LVTTL과 그밖의 표준을 전압별로 나눈 표준을 제공한다. 이 버퍼는 LVTTL, LVCMOS 12, 15, 18, 25, 33표준을 제공한다. 이 LVCMOS와 LVTTL모드에서는 버퍼들이 각각 독립적으로 출력 전류, 종단 저항값, 버스 유지조건(약한 풀업, 약한 풀다운, PCI 클램프, 현상태 유지)과 오픈 드레인 모드를 각각 설정할 수 있다. 다른 싱글 모드인 SSTL, HSTL, GTL (input only), GTL+ (input only), PCI33, PCIX33, PCIX15, AGP-1X33 and AGP2X33 등의 표준 인터페이스도 제공한다. 디프러셜 표준인 LVDS, RSDS, BLVDS, MLVDS, LVPECL, HyperTransport, differential SSTL and differential HSTL 등의 표준들도 제공한다. 아래의 테이블은 LatticeSC 제품이 제공하는 모든 입출력 표준들에 대해 도시하였다.

프로그래머블 소자 내 종단회로 (ODT)

LatticeSC제품이 제공하는 많은 입출력 표준들은 출력 및 입력 단에 종단회로를 필요로 한다. SC 제품은 많은 종류의 종단회로를 소자 내에 구현하는 기능을 가지고 있어 스터브 길이를 최대한 짧게 하여 주므로 성능을 높이는데 큰 역할을 한다. 이 기능을 이용하면 보드내에서 필요한 소자 외부 회로에 구성되는 낱개의 부품들을 줄여주는 효과를 가진다. 다음과 같은 종단 기능을 가진다:

핫 소켓팅

LatticeSC 제품은 전원이 켜질 때나 꺼지는 동안 패드에 인가될 수 있는 전류에 적응하기 위해 신중하게 고려하여 디자인 되었다. 전원공급은 어떤 절차에 따라 인가된다. 전원이 단계적으로 인가되거나 철수 하는 동안 입출력은 구동하기에 충분한 전원공급 전압이 높아질 때까지 트라이 스테이트 상태로 남아있는다. 추가적으로 입출력 핀에서는 규정한 값 범위 내에서는 여기 되는 전류(leakage current) 를 조절할 수 있으며 이 기능은 시스템의 나머지 회로를 집적하기 쉽게 한다. 이러한 기능은 LatticSC 제품이 많은 종류의 전원 공급 환경이나 핫 스왑 응용에 가장 적합한 해답을 제시한다.

소스 동기 인터페이스 제공

LatticeSC 제품은 지연 소자, DDR 레지스트, PLL 등과 같은 다양한 하드에어를 가지고 있으며 소스 동기 인터페이스 구현을 가능하게 한다. 아래의 표는 LatticeSC에서 제공 가능한 DDR/QDR 표준의 소스 동기 인터페이스를 도시하였다.