전용의 DDR메모리 인터페이스 회로

디자이너는 더 저렴한 가격을 위해 DDR쪽으로 바꾸고 있습니다.

가격에 민감한 장비의 디자이너들은 본래 주어진 그들의 기술적인 요구에 있어서 비트당 가장 저가로 제공되는 메모리 기술을 채택합니다 . 전통적으로 , 이것은 싱크로너스 DRAM 을 의미합니다 . 그러나 , 지난 몇 년 동안 DDR DRAM 의 선적량은 2004 년에 선적된량의 50% 이상 증가하고 있습니다 . 디자이너들은 점점 더 SDRAM 보다 비트당 더 저렴하게 공급되는 DDR DRAM 을 찾고 있습니다 .

DDR 디자인 도전

비록 많은 경우에 DDR DRAM [EN] 이 더 저렴한 저장매체로써 제공된다 하더라도 , SDRAM 보다 인터페이스하기 더 어렵습니다

디자인 시도로는 데이터 스트로브 (DQS) 로 데이터 (DQ) 를 정렬시키고 클록 각각 에지상의 변환을 이용하여 데이터 스트림을 클록의 한 에지상에서 복수의 스트림 변환으로 분리하는것들이 포함되어 있으며 , DQS 클럭 도메인으로부터 시스템 클럭 도메인을 데이터 전송을 관리를 포함합니다 . DQ 와 DQS 동기는 기본적으로 양방향성의 DQS 신호에 의해 모두 이루어 질 수 있습니다 .

LatticeXP FPGA Devices Simplify DDR Memory Interface

래티스 XP는 DQ와 DQS의 동기, 더블 데이터로부터 다중화, DQS 클럭 도메인에서 시스템 클럭 도메인에 데이터를 전송하도록 전용의 리소스를 지원합니다. 래티스 XP디바이스에 의한 이러한 접근은 DDR 지원하지 않거나, 단지 제한적으로 지원하는 다른 저가의 FPGA와는 대조적입니다. 그 효과는 대단히 극적입니다. 왜냐면, 래티스 XP상의 전용 DDR 리소스는 64비트 폭의 메모리 인터페이스를 일반적인 목적으로 사용할때에 비해서 500에서 1000개의 레지스터를 아낄 수 있습니다. 이것은 가장 작은 디바이스에서 1.5K 일반적인 목적의 레지스터 상당한 부분을 차지합니다. 성능은 또한 다른 저가의 FPGA들에 비해 25% 향상되며, 더 빠른 동작을 허용하고, 낮은 스피드 등급의 디바이스 혹은 특정 디바이스에 마진을 더 줄 수 있습니다.