|
ispClock5406D와ispClock5410D은 고성능 통신과 컴퓨팅 어플리케이션에서의 이용을 위한 인-시스템 프로그래머블 디퍼런셜 클럭 분배 IC입니다. ispClock5400D제품군은 초저 페이즈 노이즈의 CleanClock™, 을 갖춘3세대 PLL입니다. FlexiClock™ 출력 부분은 다양한 로직 표준과 듀얼 스큐 콘트롤 특징등을 지원합니다.
각 디바이스의 컨피규레이션은 JTAG 인터페이스를 통하여 재프로그램이 가능한 온칩 비휘발성 메모리에 유지됩니다. 디바이스의 일부부분은 I2C인터페이스를 통해서 변경될 수 있습니다.
ispClock5400D 데이터쉬트 다운로드
ispClock5400D의 더 많은 정보를 위해서는 이 페이지의 왼쪽 부분의 ‘선택’에서 문서 카테고리를 선택하세요.
어플리케이션
- 단일 소스로부터 여러 보드의 클럭들을 생성 및 분배
- SERDES를 위한 저가의 클럭 소스
- ATCA, MicroTCA, AMC, PCI 익스프레스
- 서킷 보드의 공통 클럭 분배
- 고성능 팬-아웃 클럭 버퍼
- 제로-딜레이 클럭 버퍼
SERDES 레퍼런스 클럭
LatticeECP3 같은 SERDES가 있는 FPGA와 ASIC을 위한 레퍼런스 클럭은 전통적으로 디퍼런셜 출력을 갖는 고가의 크리스털 오실레이터를 사용해 왔습니다 . ispClock5400D은 전반적인 가격을 절감할 수 있도록 저가이면서, 낮은 주파수 CMOS 오실레이터 클럭을 소스로 사용할 수 있도록 했습니다.
 CMOS 오실레이터와 ispClock5400D 조합
특징
|
성능
- 초저 페이즈 지터 (<5ps)
- 초저 Period 지터 (<2.5ps)
- 출력대 출력의 적은 스큐 (<100ps)
- 전원 노이즈의 둔감
- 모든 입출력의 핫-소켓팅 수용
동작 모드
- 프로그래머블 출력 스큐 콘트롤 팬-아웃 버퍼
- 듀얼 프로그래머블 스큐 콘트롤 제로-딜레이 버퍼
- I2C를 통한 동적인 스큐와 주파수 콘트롤
- I2C를 통한 컨피규레이션 콘트롤
- 50MHz 에서 400MHz까지의 입출력 동작
완전한 고성능 PLL
- 프로그래머블 락(Lock) 감지
- 4개의 출력 디바이더
- 프로그래머블 온-칩 루프 필터
- 스프레드 스펙트럼 클럭 수용
- 내/외 피드백
최대 10개의 프로그래머블 팬-아웃 버퍼
- 프로그래머블 표준 디퍼런셜 출력과 개별적인 콘트롤: LVDS, LVPECL, HSTL, SSTL, HCSL, MLVDS
- 프로그래머블 슬루레이트
- 최대10개 뱅크, 개별적인 Vcco와 GND: 1.5V, 1.8V, 2.5V, 3.3V
|
개별 출력마다 듀얼 프로그래머블한 스큐
- 프로그래머블 페이즈 조정
- 16 단계 설정; VCO주파수에 락(Lock)될 수 있는 최소 스텝 사이즈 156 ps
- +/- 12 ns 스큐 범위
- 코어스(Coarse)와 파인(fine) 조정 모드
- 프로그래머블 타임 딜레이 조정; 16단계 설정; 최소 17.5 ps
유연한 클럭 레퍼런스와 외부 피드백 입력
- 프로그래머블 표준 디퍼런스 입력 레퍼런스: LVDS, LVPECL, HSTL, SSTL, HCSL, MLVDS
- Clock A/B 선택 멀티플랙서
- 프로그래머블 표준 피드백 : LVDS, LVPECL, HSTL, SSTL, HCSL, MLVDS
- 프로그래머블 터미네이션
프로그램과 패키징
- 인-시스템 프로그램 JTAG 바운더리 스캔 테스트 지원
- 커머셜 (0 to 70°C)과 인더스트리얼 (-40 to 85°C) 온도 범위
- 48-핀과 64-핀 QFNS 패키지
|
ispClock5400D 제품군 선택 가이드
| 특징 |
ispClock5400D 제품군 [EN] |
| 5410D |
5406D |
| |
 |
 |
| 출력수 |
10 |
6 |
| 입력 동작 주파수 범위 |
50 에서 400MHz |
| 출력 동작 주파수 범위 |
50 에서 400MHz
|
| VCO 동작주파수 |
400 에서 800MHz |
| Spread Spectrum 수용 |
가능 |
| 프로그래머블 입력 타입 |
LVDS, LVPECL, HSTL, SSTL, HCSL, MLVDS |
| 프로그래머블 출력과 피드백 인터페이스 타입 |
LVDS, LVPECL, HSTL, SSTL, HCSL, MLVDS |
| PLL 피드백 타입 |
내부/외부 |
| V 디바이더 수 |
4
|
| V 디바이더 카운트 범위 |
2 to 16 (in steps of 2) |
| 최대 Cycle-Cycle 지터 |
29ps (peak-peak) |
| 최대 Period 지터 (RMS) |
2.5ps |
| 최대 Phase 지터 (RMS) |
6ps |
| 최대 Static Phase Offset |
0ps to 100ps |
| 생성 주파수 수 |
4 |
| 프로그래머블 스큐Programmable Skew |
156ps to 12ns |
| 팬-아웃 버퍼 모드 |
가능 |
|
|